JP 7-78815

1/9/1
DIALOG(R)File 347:JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.
04786215 **Image available**

SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUB. NO.: 07-078815 JP 7078815 A] PUBLISHED: March 20, 1995 (19950320)

INVENTOR(s): MIYAMOTO IKUO

APPLICANT(s): KAWASAKI STEEL CORP [000125] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 05-160826 [JP 93160826] FILED: June 30, 1993 (19930630)

INTL CLASS: [6] H01L-021/3205; H01L-021/28; H01L-021/285

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

ABSTRACT

PURPOSE: To provide a semiconductor device and its manufacturing method wherein the coverage of a step-difference in a fine device is sufficiently ensured, the wiring formation process can be simplified, and low resistance wiring of high reliability is formed.

CONSTITUTION: By an ion implantion method, W ions are implanted in the bottom part 14a of a wiring trench 14. This ion implantation is performed by using resist 16 as a mask which resist has been stuck at the time of forming the wiring trench 14. As the result, a layer containing W is formed in the bottom part 14a of the wiring trench 14.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特济出疆公园器号

特開平7-78815

(43)公開日 平成7年(1995)3月20日

(5111nt.CL*

政別記号

庁内整理器号

技術表示實质

II 0 1 L 21/3205

21/28 21/285 301 R 7376-4M C 7376-4M

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)出版番号

(22) / 川韓日

特數45-160626

平成5年(1993)6月30日

(71)出版人 000001258

川崎製鉄株式会社

兵庫県神戸市中央区北本町通1丁目1番28

(72)発明者 宮本 郁生

東京都千代田区内幸町2丁目2番3号 川

的复数株式会社東京本社内


(74)代理人 弁理士 小杉 佳男 (外2名)


(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【夏約】

【目的】微細デバイスの段差部における被優性を充分確 保し、しかも、配線形成工程の単純化が達成できると共 に低抵抗で信頼性の高い配線を有する半導体装置及びそ の製造方法を提供する。

(構成) イオン注入法により配線溝14の底部14aに ~Wイオンを打ち込む。このイオン往人は、配線費1.4を 形成した時に塗布したレジスト16をそのままマスクに して行う。この結果、配線溝14の底部14aにWを含 んだ層が形成される。







{特許請求の範囲】

【請求項1】 半導体基板に形成された、配線溝及びコ ンタクト孔を有する絶縁頭と、

前記配線溝の底部に形成された、CuもしくはCu合金 を選択成長させるための種金属を含む層と、

前記配線溝及び前記コンタクト孔に形成されたCu系配 級とを備えたことを特徴とする半導体装置。

【請求項2】 半導体基板に絶縁膜を形成する工程と、 該過障膜に配線溝及びコンタクト孔を形成する『程と』 前記配線滑の底部に、CuもしくはCu含金を選択成長 10 させるための極金属を含む器を形成する工程と、

前配コンタクト孔及び前配積金属を含む層が形成された 前記配線溝に、CuもしくはCu合金を選択成長させる ことによりCu配線を形成する工程とを含むことを特徴 とする半導体装備の製造方法。

【発明の詳細な説明】

[00001]

【産業上の利用分野】本発明は、CuやCu合金を配築 材料として用いたCu系配線が形成された半導体装置及 びその复造方法に関する。

[0002]

【従来の技術】AIやAI合金は、加工の容易さ、難気 抵抗、及びシリコン基板との接触抵抗等の点から配線材 料として有利であることが知られている。このため、従 来から、半導体装置の配線材料としては、AlやAl合 金が一般的に用いられている。しかし、半導体素子が更 に集積化されてくると、AlやAl合金を配線材料とし て用いたAI系配線の抵抗よりもさらに低抵抗の配線が 要求される。また、A 1系配線は配線版面積が小さくな ると、エレクトロマイグレーション、ストレスマイグレ 30 ーションにより断線を生じやすい等の信頼性上の問題が あり、このためこれらマイグレーションに対して耐性の 強い配線が要求される。

【0003】そこで、低抵抗の配線として、Cu系配線 の利用が検討されている。また、このCu系配線はAl 系配線に土べ耐エレクトロマイグレーション性、耐スト レスマイグレーション性に揺れており、高いは領性が期 待される。また、従来から、配線の形成には、PVD法 (物理的気相成長法) の一つであるスパッタリング法や 塞着法等が用いられている。しかし、デパイスの微細化 ゆり、いずれの方法でも配線溝の底部に電子が密な状態を が進むにつれ、コンタクト孔のアスペクト比も増大して おり、PVD法ではこのようなアスペクト比の大きいコ ンタクト孔内を十分な段差接種性をもって成膜すること が困難である。この結果、アスペクト比の大きいコンタ クト孔内あるいは段差部では、斯線が発生する可能性が

【0001】そこで、CVD法を用いたコンタクト孔埋 め込み方法が検討され、導電材料としてタングステンを 用いた、WCVD社によるコンタクト孔埋め込み技術が ・邸実用化されてきている。

[0005]

【発明が解決しようとする課題】 しかしながら、コンタ クト孔の埋め込みだけをCVD法により形成すること は、プロセスの複雑化・冗長化につながりコストアップ が生じろという問題がある。また、配線抵抗を下げ、か つ、耐エレクトロマイグレーション性、耐ストレスマイ グレーション性に優れた配線を形成するために、Cuや Cu合金を配線材料として用いると、Cu系配線は加工 が困難であるため、実用化の障礙となるという問題があ

【0006】本発明は、上記事情に鑑み、微額デパイス の段差部における被損性を充分確保し、しかも、配線形 成工程の単純化が進成できると共に低抵抗で信頼性の高 い配線を有する半導体装置及びその製造方法を提供する ことを目的とする。

[0007]

【練題を解決するための手段】上記目的を達成するため の本発明の半導体装置は、

- (1) 半導体基板に形成された、配線溝及びコンタクト 20 孔を有する絶縁膜
 - (2) 配線溝の底部に形成された、CuもしくはCu合 金を選択成長させるための種金属を含む層
 - (3) 配線構及びコンタクト孔に形成されたCu系配線 を替えたことを特徴とするものである。
 - 【0008】また、本発明の半導体装置の製造方法は、
 - (4) 半導体基板に絶縁膜を形成する工程
 - (5) 絶録膜に配験溝及びコンタクト孔を形成する工程
 - (6) 配線溝の底部に、CuもしくはCu合金を選択成 長させるための種金属を含む層を形成する工程
 - (7) コンタクト孔及び種金属を含む層が形成された前 記配幕溝に、CuもしくはCu合金を選択成長させるこ とによりCu系配線を形成する工程を含むことを特徴と するものである。

【0009】 ここで、上記の種金属として、W. Mo. Cu. Al等の運移金属や金属性の強い典型元素を用い ることが好ましい。また、配線溝の底部に積金属を含む 層を形成する方法としては、イオン注入法により上配権 金属を打ち込む方法、WF₄ 等のガスを利用した表面処 理法、またはウェット処理による表面処理法などがあ つくることにより顔金属を含む難とすることができる。

【作用】本発明の半導体装置ではCu系配線にしたた め、A I 系配線に比べ低抵抗でしかも耐エレクトロマイ グレーション性、耐ストレスマイグレーション性に優れ る。また、配線を囲む絶縁媒が、配線上部を除いて配線

形成前に形成されているため、配線後に絶縁膜を形成す る方法に比べ絶縁度から受ける応力が小さくなり、半導 体装置の包括性を向上させることができる。

【0011】また、本発明の半導体装置の製造方法によ

-105-

れば、コンタクト孔と配線講にCuやCu合金を選択成 長させてC u 系配線を形成するため、段差接種性のよい 配線が形成でき、改革部における局所的な電流密度の上 界などによる配線信頼性の低下を防止できる。 また、予 め配線溝を形成し、この配線溝の底部に、CuやCu合 金の成長核になる種金属を含む層を形成することによ の、配線溝にCuやCu合金を選択成長させてCu系配 鞭を形成する。このため、Cuの困難な配線加工を行う 必要がなく、ばらつきが小さい安定な線幅を有する配線 を形成することができる。

100123

【実施例】以下、図面を参照して本発明の半導体装置及 びその製造方法の一実施例を説明する。図1は、半導体 装置の製造方法を示す部分断面図である。 先ず、図1 (a) に示されるように、周知の方法で半導体基板10 上に絶縁膜とするSiO、膜12を形成し、コンタクト 孔 (図示せず) を形成する。その後、周知の写真食期法 により配線溝14を形成する。この配線溝の深さは、設 計による記線序と同等にし、3000~6000A程度 の深さとする。

[0013] 次に、図1(b)に示されるように、イオ ン注人法により配線券14の底部14gにW(タングス テン)イオンを打ち込む。このイオン注入は、紀幕第1 4を形成した時に飽布したレジスト16をそのままマス クとして行う。この結果、配線溝14の底部14aにW を含んだ層が形成される。次に、半導体基板10を、反 応炉内温度が200~350℃のCVD装置(図示せ ず)に挿入し、このCVD装置内に、原料ガスとしてC u (II: a) 2-ヘキサフロルアセチルアセトネイト鏡 及びH: ガスを導入、20~80mmTorrにし、2 30 ~4分間の処理を行う。これにより、図1 (c)に示さ れるように、3000~6000A程度のCu順18が 配締済14に選択的に形成される。この工程では、図1 (b) に示される『程において配線器14の底部14a に打ち込まれたWがCuの成長核として働くため、配業 講14にCuが選択的に成長する。また、コンタクト孔 - (凶示せず) の底部は、Cu配線が半導体等板10が爬 出しているため、Wを注入しなくても、Cuが選択的に 成長する。

【0014】以上の工程後、絶縁線を形成し、さらに図 」に示される工程を繰り返すことにより、多層配線構造 を有する半導体装置を形成することができる。 上記の方 法で製造された半導体装置は、従来のAI系配線の半導 体装置に比べ配線抵抗を30~40%下げることができ る。何えば純A1で配線を形成した場合の抵抗3.3μ Qcmに対し、純Cuで配線を形成すると抵抗2、6μ Ωcmとなる。 さらに、配線幅0、8μm、配線序み 0. 6 μm、電流密度 5×10 6 A/c m² の条件で券 命試験をすると、AI合金 (A1-0.5wt%Cu)

で形成されたA|配線に比べ数10倍~100倍配線料 命が向上する。また、銅の加工工程を伴わないため、ば らつきの小さい均一な配線幅を得ることができる。

【0015】本実施例では、図1 (b) に示す工程で、 銅の成長核として、Wを用いたが、Mo. Cu、A 1等 の遺移金属及び金属性の強い典型元素を用いてもよい。 また、イオン注入により金属を打ち込んだが、イオン注 入法のみならずWF、等のガスを利用した表面処理法、 ウェット処理による姿面処理等により表面状態を変える ことによる方法を用いてもよい。

[0016]

【発明の効果】以上説明したように本発明によれば、配 泉溝の底部に積金属を含む層を形成することにより、コ ンタクト孔だけではなく配線全部を、CuもしくはCu 合金を選択成長させて形成したため、Cuの配線加工の 同題を排除し高信頼性の低抵抗C u 系配線を得ることが でき、しかも微調デバイスの良差部における被憂性を充 分確保できる。

【図面の簡単な説明】

【図1】本発明の一実施例の半導件装置の製造方法を示 す部分断面図である。

【符号の説明】

10 半導体基板

12 SIO:

1.4 配袋機

14a 底部 16 レジスト

18 Cu腹

[遼1]

